PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-016782

(43)Date of publication of application: 21.01,1992

(51)Int.Cl.

GOTR 31/28

(21)Application number: 02-122494 (71)Applicant: FUJITSU LTD

(22)Date of filing:

11.05.1990


(72)Inventor: KOBAYASHI NOBORU

(54) METHOD AND APPARATUS FOR TESTING LSI

(57) Abstract:

PURPOSE: To achieve the enhancement of the testing efficiency of an LSI containing a sequence circuit by retroractively tracking the propagation of the trouble in the LSI and automatically specifying a part where trouble is generated in the first place. CONSTITUTION: A test pattern system of predetermined length is inputted to the usual input terminal 22 of an LSI 2 having a scan pass circuit 21 to perform a function test and, when an output error is generated at the point of time when a certain test pattern is inputted, an internal state is read through the scan pass circuit 21 to be compared with an expectation value and a function test inputting the same test pattern system up to the patterns and this side by one from the number of patterns of the previous time is repeatedly performed when there is an internal state error until the internal state error is not generat ed and, from the obtained propagation state of the internal state error, a trouble place is specified. By this method, a part where

first trouble is generated can be automatically calculated.



⑩日本關特許庁(JP)

⑩ 特許出願公開

@公開特許公報(A) 平4-16782

@Int. CL. 5

識別記号

广内整理番号

❷公開 平成4年(1992)1月21日

G 01 R 31/28

6912-2G G 01 R 31/28

G

審査請求 未請求 請求項の数 2 (全7頁)

包発明の名称

LSI試験方法とその試験装置

②特 夏 平2-122494

②出 願 平2(1990)5月11日

@発 明 者 小 林

登

神奈川県川崎市中原区上小田中1015番地 富土通株式会社

内

人 頭 出の 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 弁理士 井桁 貞一 理人

明

1. 発明の名称

LSI試験方法とその試験装置

2. 特許讃求の範囲

1. スキャンバス関路(21)を有する L 5 I (2) の通常の入力端子(22)に所定長のテストバターン 系列を入力して機能試験を行い、あるテストパタ ーン入力時点で出力エラーが発生した場合は、該 スキャンパス国路(21)を介して内部状態を読出し て期待値と比較し、内部状態エラー有りの場合は 前回バターン数より一つ手前のバターンまでの周 ーテストバターン系列を入力する機能試験を内部 状態エラーが発生しなくなるまで繰り返して行い、 得られた内部状態エラーの伝播状況から鼓靡箇所 を特定することを特徴とするLSI試験方法。

2. 再試験要求信号が入力すると前回試験時の テストバターン系列よりも1パターン手前までの テストバターン数による再試験を指示する新篠部 (11) 占。

指示された前配パターン数のテストバターン系 残を被試験 ESI(2)の通常の入力端子(22)に順 次供給すると共に、それぞれのテストバターンに 対応する出力パターンの期待値を出力比較部(13) に供給するテストバターン発生部(12)と、

前記被試験しち1(2) の出力パターンと前記期 待値とを比較して出力エラーを検出したら一回目 の再試験要求信号を出力する前記出力比較部(13) <u>چ</u> پي

前記描定バターン数のチストバターン系列の供 船が終了するたびに、スキャンパス回路(21)を介 して前記被試験しS12の内部状態を出力させる スキャン制御部(14)と、

前記出力した内部状態を対応する内部状態期待 値と比較して内部状態エラーが発生した場合には 二回目以降の再試験要求信号を出力する内部状態 比較部(15)とを有することを特徴とするしち「試 驗驗置,

特開平4-16782(2)

3、発明の詳細な説明

〔概 要〕

スキャンパス回路を備えたLSIの試験方法と その試験装置に関し、

通常入力端子から入力される機能試験のテストパターンとスキャンパス回路による内部状態を読出し法を用いて、順序回路よりなるLSIの内部の故障箇所を自動的に特定するLSIの試験方法を提供することを目的とし、

スキャンパス回路を有するしS!の通常の入力 端子に所定長のテストパターン系列を入力して機 能試験を行い、あるテストバターン入力時点で出 力エラーが発生した場合は、該スキャンパス回路 を介して内部状態を読出して期待値と比較し、内 部状態エラー有りの場合は前回バターン数より一 つ手前のバターンまでの同一テストパターン系列 を入力する機能試験を内部状態エラーが発生しな くなるまで繰り返して行い、得られた内部状態エラーの伝播状況から故障箇所を特定する構成であ る。

ンパス法によって検査する。

スキャンパス法で試験する場合には、試験装置 がランダムパターンに近いテストパターンを自動 発生して行う。最近の数万ゲート以上の超し51 においては、フリップフロップの御数が数千個に

(産業上の利用分野)

本発明は、スキャンパス回路を備えたしSIの 試験方法とその試験装置に関する。

半導体技術の急激な発展により、LSI又はV LSIの無積規模が増大している。集積規模が大きくなるほとLSIの内部回路が設計通りに動作するか否かの試験が困難となり、検査に長時間を要するようになっきており、効率の違い試験方法が選まれる。

(従来の技術)

し51の内部論理部路は大別すると組合せ函路と順序回路とからなり、所望の親能を実現するために阿者を混在して用いるの普通である。順序回路の代表的なものとしてフリップフロップがある。この順序回路を含む論理回路の試験を容易にするための検査容易化設計として、スキャンパス回路を設けることが行われる。

通常、大規模しSIの出荷試験等で大量の被試験しSIを短時間で検査する場合は、まずスキャ

も及び、スキャンインするパターンのビット数が多くなるため、パターンの組み合わせの数が膨大なものとなり、これらの全てのパターンについてスキャンパス法で検査することは閲覧になってきている。

そこで、出荷試験等の大量試験においては上記スキャンパス法により、ある程度の入力パターンでフリップフロップの検査を行って表品を選別した後、当該しSIの使用状態で頻繁に入力される入力パターンに近いテストデータにより機能試験を行なっている。これは選常の入力ピンから、テストパターンを期待値と比較することによって数障の有無を判定する検査である。

即ちスキャンパス法で良品となったものについて、さらに入力ビンから連常使用状態に多用される試験パターンを印加して出力パターンを調べる機能試験を行っている。

特開平4-16782(3)

(発明が解決しようとする課題)

この機能試験では、LSIの実際の動作時に多用される試験バターンを通常動作時に用いる入力 端子から入力して遺常の出力端子からの出力バターンを期待値と比較して検査する。しかしLSI が内部記憶素子(フリップフロップ)を有する順 序図路の場合は、その時点の入力バターンによっ て出力バターンが一意に定まらず、その時の内部 状態に依存する。そしてこの内部状態はその時点 までに入力されたバターン系列によって定まる。

しかし、順序回路を含む論理回路においてテストの期待値に対してエラーが発生する場合、内部のフリップフロップによる遅延のため、故障素子にアクセスするパターンは、出力エラー検出時に入力されたパターンの数~数十パターン前の入力パターンによるものであることが大部分である。

例えば、故障部分の素子をイネーブルとするフ ラグをテストバターンでセットしても、その選路 をアクセスするテストバターンが入力されかつ故 障案子を逮過して出力端子まで伝播してこないと、

スキャンパス関路21を有するしS12の通常の 入力端子22に所定長のテストパターン系列を入力 して機能試験を行い、あるチストパターン人力時 点で出力エラーが発生した場合は、該スキャンパス ス国路21を介して内部状態を練出して期待の一次 がより一つ手前のパターンまでの同一テストパターンターン系列を入力する機能試験を内部状態エラーが 発生しなくなるまで繰り返して行い、得られた内 部状態エラーの伝播状況から故障箇所を特定する ことを特徴とする本発明のしSI試験方法、 または、

再試験要求信号が入力すると前回試験時のテストバターン系列よりも1パターン手前までのテストパターン数による再試験を指示する制御部11と、

播示された前記パターン数のテストパターン系列を被試験LSI2 の通常の入力端子22に順次供給すると共に、それぞれのテストパターンに対応する出力パターンの期待値を出力比較部13に供給するテストパターン発生部12点、

出力パターンにはエラーとして現れてこない。 従ってエラーしたパターンからは誤りの原因は何 であったかを判定することは非常に難しい。

このため発生したエラーバターンだけから故難 部分を特定することが困難であり、従来はエラー バターンの前後の入出力バターンを含めてチェッ クして故障額所を推定していた。この方法では時 間がかかり効率が悪く、また故障箇所を正しく特 定できないという問題点があった。

本発明は上記問題点に鑑み制出されたもので、 通常入力端子から入力される機能試験のテストバターンとスキャンパス回路による内部状態を統出 し法を用いて、順序回路よりなるしSIの内部の 故障簡形を自動的に特定するしSIの試験方法を 提供することを目的とする。

(課題を解決するための手段)

第1図は本発明のLSI試験方法およびその試験装置を示す図である。

上記問題点は第1図に示すように、

前配被試験LSI2の出力バターンと前記期待値とを比較して出力エラーを検出したら一回目の 雑試験要求信号を出力する前記出力比較部13点。

前記指定パターン数のテストパターン系列の供給が終了するたびに、スキャンパス回路21を介して前記被試験 LSI2の内部状態を出力させるスキャン制御部14と、

前記出力した内部状態を対応する内部状態期待 値と比較して内部状態エラーが発生した場合には 二回目以降の再試験要求信号を出力する内部状態 比較部15とを育することを特徴とする本発明のし 5 1 試験整置、

により解決される。

(作用)

前側より一パターン短い間一入力パターン系列を繰り返して入力し、この入力終了の都度、スキャンパスを介して内部状態を読出して異否を判定することより、出力パターンにエラーが現れる時点より前の内部状態を1ステップづつさかのほっ

特開平4-16782(4)

て知ることができる。

(寒旌粥)

以下添付図により本発明の実施例を説明する。 第1図は本発明のLSI試験方法およびその試験 装置を示す図、第2図は本実施例が対象とするL S1の内部回路を示す図、第3図は試験方法を示

あり、海試験要求信号が入力すると前回試験時の テストパターン系列の長さよりも1パターン類い パターン数での試験を指示する。2 はテストパタ ーン発生部で、制御部11から指示された前記パク ーン数のテストバターン系列を被蹂躙しSi2の 入力部に順次供給すると共に、それぞれのテスト バターンに対応する出力パターンの期待値を出力 比較部13に供給する。13は出力比較部で、被試験 1512の出力部からの出力バターンと前記テス トバターン発生部12からの正しい期待値とを比較 し、出力パターンと核出力パターンに対応する期 待値とが一致しないという出力エラーを検出した ら、一回目の解試験要求信号を制御部11に送出す る。14はスキャン制御部で、選常入力端子22から の上記程定パターン数のテストパターン系列の入 力が終了した後に、彼試験LSI2のフリップフ ロップにシフトクロックを印加してスキャンパス 囲路21を介してフロップフロップの論理値からな る内部状態データを逐次出力させる。

15は内部状態比較部で、スキャンパス回路21か

すフローチャート、第4回は故障箇所の特定性を 説明するための図である。なお全図を通じて同一 符号は同一対象物を示す。

第2図において、しSI2の論理画路は、複数の並列入力端子22および並列出力端子23とを育し、4つの組合せ画路31~34とこれがの組合せ画路間に設けられて通常のバスを形成されるも個のフリップ41~46とから構成されるテストが、カップフロップを3段通ででのカックが、カップフロップを3段でである。そのフリップを3に現れるものとする。そのバスの回路21には来来でプロップ41~46はスキャンの保持でれており、通常動作クロック端子53に印かされると各フリップでは変なって、その保持値をスキャンを数子52からシリアルに顕次出力するように構成されている。

第1回において、1 は関ーテストバターンで繰り返し試験を行うように各部を制御する制御部で

ら出力した内部状態データを内部状態期待値と比較して内部状態エラーが発生した場合には二回目 以後の再試験要求信号を制御部11に送出する。

16は内部状態期待値ファイルで、予め故障シュミレーションにより求められた各長さのテストバターン入力に対する内部状態の期待値(全フリップフロップの論理値)が格納されている。

17は内部状態エラーファイルで、検出された内部状態エラーのエラーパターンを格納しておき、 数障箇所の解析に用いるためのものである。

18 は出力エラーファイルで検出された出力エラーのエラーバターンを格納しておくものである。

次に、第3回の試験手順を示すフローチャート により上記構成になる試験装置を用いた本発明の LSI試験方法を説明する。

X n はテストパターン系列における n 署目の入力テストパターン、Sn,Yn はその時点に対応するしSlの内部状態(フリップフロップの値)および出力パターンである。

①まず被試験LSI2の通常入力端子22に所定

持開手4-16782(5)

長のテストパターン系列X、~X、を供給して選 者の機能試験を行う。

② 通常機能試験の途中のテストパターンX n まで入力した時点で、出力パターンY n が期待値と 異なるという出力エラーを出力比較部が検出した ものとする。

②すると出力比較部13は一回日の再試験要求信号を制御部11に送出するので、制御部11は試験を停止する。

④モして関御部11の制御によりテストパターン発生部12は前回より↓パターンだけ短い同一テストパターンX, ~X。, を順次被試験しS1の運席入力端子に入力して再試験を行う。この試験が終了した時点では出力パターンにはエラーは現れない。

②次に、制御部員はスキャン制御部14にスキャンアウト指令を出力して、フリップフロップの個数分のビット数からなるシフトクロックを全フリップフロップに供給し、スキャンパス国路を通じて全てのフリップフロップの輸理値をスキャンプ

して、第4図(x)に示す内部状態エラー対応図を求める。図の如く、例えば×n、3の入力パターンまでさかのぼると内部状態エラーが発生ンへのかったとすると、n番目のチストパターンメールの大力により発生した出力パターン後の内部状態との大力によりが変更したのであることが分かる。内部状態を取り、で表したのであることが分かる。内部状態をであることによって検出されたものであり、で使することによって検出されたものであり、で使することによって検出されたものであり、での元ばフリップフロップ(3)か、またはその前になってクーンから特定のフリップロップ(3)か、またはその前にはフリップフロップ(3)か、またはその前にはフリップフロップ(3)か、またはその前にはフリップフロップ(3)か、またはその前にはつり、アフロップ(3)か、またはその前には、の組合せ関略32に数距離所を特定することができる。

このように機能試験のパターンを使って、故障 箇所を特定することが可能となる。

以上説明したように本発明の試験装置および試験方法により、順序回路を含むしち I 論理回路における故障部分を、通常の機能試験パクーンを用

ウト端子から内部状態比較部15に読み出す。内部 状態比較部15はN-1番目ビットまでの入力バタ ーン系列に対する内部状態期待値を内部状態期待 値ファイル16から誘出し、スキャンアウト端子か らの値と比較する。

⑥モして内部状態データが期待値と異なって内部状態エラーが発生している場合は、内部状態比較部15は制御部11に対して二回目以降の再試験を 指示する再試験要求信号を送出する。

④すると制御部11は前頭試験よりより1つ短い N-2番目のパターンまでのテストパターン系列 をテストパターン発生部12から被試験し512の 通常入力満子に遂次入力させた後、⑤スキャンアウト指令を出しその時点での内部状態を内部状態 比較部15に出力させる。内部状態比較部は前間と 機に内部状態判定を行う。

以上の手順を内部状態エラーが発生しなくなるまで繰り返す。

次に以上の試験結果が格納されている内部状態 エラーファイル17と出力エラーファイル18もとに

いて自動的に特定することが可能となり、テストの効率を向上させることができる。

(発明の効果)

以上説明した如く、本発明によれば、通常入力 端子から機能試験のテストパターンを1 パターン ずつ減らして繰り返し入力し、その都度スキャン パスを介して内部状態エラーを調べることによっ で、し51内部における故障の伝播をさかのぼっ で追募し最初に故障が発生した部分を自動的に特 定することが可能となり、順序回路を含むし51 の試験の効率化を速成することができる。

4、図面の簡単な総明

第1図は、本発明のLSI試験方法およびその 試験装置を示す図、

第2回は、本発明の試験が適用されるLSIの 国路図、

第3回は、本発明の試験手順を示すフローチャート、

特閒平4-16782(6)

第4回は、被職箇所の特定法を説明するための図。

73 B.

間において、

11…試験報電の制御部、12…テストバターン発生部、 13…出力比較部、

14…スキャン側御部、・15…内部状態比較部、

16---内部状態期待様ファイル、

17…内部状態エラーファイル。

18--出力エラーファイル、


2 ---被試験LSI、 21---スキャンパス回路、

31~34~粗合せ図数、 41~46~~フリップフロップ(記憶業子)

である.

代理人 并理士 并 桁 真






33 SSCIK 51 CE MET THE BETTER TH

本祭明の試験が適用される[S]の回路図

[\$\tilde{X}\]


S

黑




本発明の試験手限を示す70-1~ト 第3 図

特期平4-16782(7)



エラー対応表(0)



内部状態 Sn-2のエラーバターンによる故障個所の特定 (b)

故障衛所の特定法を説明するための国第 4 図